TSMC представи напредък в 2nm и усъвършенствано пакетиране на симпозиум в Хсинчу

Taipei, 14 май (CNA) — Taiwan Semiconductor Manufacturing Co. (TSMC) представи разработки в следващо поколение технологии за производство и пакетиране на чипове по време на 2026 Taiwan Technology Symposium в Хсинчу. Ръководители на компанията обявиха новите процесни технологии A13, A12 и N2U и съобщиха, че през тази година започва масово производство на това, което TSMC определя като най-голямото в света решение за chip-on-wafer-on-substrate (CoWoS) пакетиране. Юан Ли-пън (袁立本), вицепрезидент за бизнес развитие, заяви, че CoWoS технологията с размер 5,5 ретикъла е постигнала добив над 98%. Новината идва на фона на скорошни съобщения за напредък на Intel и Samsung в усъвършенстваното пакетиране и foundry технологиите. Според публикации, EMIB-T пакетиращата технология на Intel е достигнала добив около 90%, а добивите по 2-нанометровия (2nm) процес на Samsung са в „средата на 50%“. По отношение на бъдещите нужди на високопроизводителните изчисления, Юан посочи, че TSMC очаква да започне производство през 2028 г. на CoWoS платформа с размер 14 ретикъла, способна да интегрира 20 high-bandwidth memory (HBM) чипа, като по-голяма версия за 24 HBM е планирана за 2029 г. Масовото производство на процесите A13 и A12 също е планирано за 2029 г. Б.З. Тиен (田博仁), вицепрезидент по операции и инженеринг на усъвършенствани технологии, каза, че процесът A16 остава по график за производство през втората половина на 2026 г. За да отговори на нарастващото търсене на AI и 2nm чипове, TSMC планира да пусне пет нови фабрики през 2026 г. Компанията прогнозира 70% средногодишен ръст на 2nm капацитета за 2026–2028 г., а капацитетът за CoWoS и SoIC пакетиране се очаква да расте с над 80% годишно до 2027 г. По думите на Юан, TSMC вече е получила около 25 финализирани 2nm дизайна, а над 70 допълнителни...